EMI及保护电路分析

EMI 及保护电路分析

在交流电网与开关电源主功率级（如 PFC 级）之间，必须设计一层“屏障”，这层屏障就是 EMI（电磁干扰）滤波及保护电路。它的核心使命有两个：一是保护后级电路免受电网尖峰和异常的损坏；二是双向滤波，既防止电网的杂波干扰电源，也绝对禁止电源内部产生的高频开关噪声污染公共电网。

结合提供的电路原理图与计算文档，我们将对该模块进行逐一拆解分析。

EMI电路分析

输入接口与保险丝选型 (FA1)

JA1 是电源的物理输入端口，采用 7.62mm 间距的 3Pin 端子。其中引脚 1 和 2 接入 220V 交流电（L 火线与 N 零线），引脚 3 接入安全地（PE 机壳地）。

FA1 是一颗保险丝，位于火线的最前端。当后级电路发生严重故障（如 MOS 管击穿短路）时，输入电流会剧增，当达到一定程度时保险丝发热熔断，切断物理连接，防止火灾等进一步损坏。

保险丝额定电流选型计算：
输入保险丝的选型原则为 PFC 工作最大电流平均值的 1.5~2 倍余量。我们取 1.5 倍余量进行计算：
- 变量说明：
  - $I_{acMax}$：系统在最恶劣情况（最低输入电压、满载）下的最大输入电流有效值（前文计算约为 3.021A）。
  - $IK_{Fuse}$：人为设定的安全余量倍数。
  - $I_{FuseRate}$：保险丝需要具备的额定熔断电流。

选型结论：选用 5A/250VAC 的快速熔断型保险丝（保险丝断开时两端需承受电网最高电压，故耐压必须大于 253VAC）。

差模干扰与 X 电容选型 (CX1, CX2)

差模干扰是指存在于 L 线与 N 线之间的干扰电流。在这条通路上，后级 PFC 电路中高速开关的 MOS 管和二极管会产生大量的高频杂波。

X 电容的核心作用：

向内吸收：电网上的 220V 正弦波电压其实并不光滑，带有许多高频凹凸和纹波。X 电容可以吸收这些电网上的纹波，防止它们进入并干扰 PFC 的正常工作。
向外平滑：PFC 升压电感（LA1）上流过的“馒头波”电流携带着开关频率带来的高频锯齿纹波。X 电容在这里充当低通滤波器，使得从 JA1 端口流入电网的电流变得光滑，减少对电网的污染。
CLC 滤波网络：图中的 CX1、CX2 与共模电感 LA2 的“漏感”共同构成了一个经典的 CLC（$\pi$ 型）差模滤波电路。

X 电容容量计算：
通常情况输入电压纹波系数取 0.05~0.08，代表输入电压纹波包络线。本设计中假定滤波后的输入电压纹波系数（脉动系数）大小为 0.02：
- 变量说明：$VacMinPeak$ 为最低交流输入电压的峰值。计算出 $Vac_{Ripple}$ 为 4.978V，意味着幅度大于约 4.97V 的脉动电压都会被 X 电容吸收掉。
- 变量说明：
  - $IL_{Ripple}$：PFC 电感电流的纹波峰值。
  - $f_s$：开关频率。
  - $C_X$：所需的总 X 电容容量。

选型结论：计算得出需要约 0.715uF 的电容。实际设计中留有一定余量，选用了两颗 1uF/275VAC 的 X2 安规电容分布在电感前后。(注：旁边的 RA2 和 RA9 243K 电阻是放电电阻，作用是当设备拔掉插头掉电时，快速泄放掉 X 电容上存储的高压电，防止触电。)

共模干扰、Y 电容与共模电感 (CY1, CY2, CY3, LA2)

共模干扰是指因为设备内部导体（如开关管散热片）与大地（PE/机壳）之间存在寄生电容（也叫匝上电容），导致高频开关动作时，产生了流向大地的漏电流。如果不加以吸收，这些电流会在系统里乱窜。

Y 电容的作用：

CY3（内部吸收）：跨接在直流母线负极（PGND）与机壳大地（PE）之间。它的作用是就近吸收二极管（DA1~DA3）以及 MOS 管在快速开关时产生的高频共模电流，给它们提供一个最短的回流路径。
CY1 & CY2（端口拦截）：跨接在 L/N 线与 PE 之间。它们的目的是为了防止电路右端的共模电流流入左侧的电网侧（国家对此有严格的 EMI 辐射标准）。同时，它们也能吸收电网侧本身携带的共模干扰。
⚠️ 工程避坑指南：Y 电容的容量绝不能选得太大！因为它们直接连接火线和大地，如果容量过大，交流电通过电容产生的漏电流就会变大。在上电瞬间，极易导致配电箱里的漏电保护器跳闸。实际做 EMI 认证时，工程师会根据 PCB 布局的寄生电容大小和开关速度，反复调试 CY1 和 CY2 的值。本设计选用 2.2nF/250VAC。

共模电感 (LA2)：
共模电感在同一个磁芯上绕制了方向相反的两个线圈。

当共模电流（在 L 和 N 上方向相同）流过时，两者的磁动势方向相同，互相叠加，电感呈现极大的阻抗，从而消除共模电流。
当差模电流（在 L 和 N 上方向相反的正常工作电流）流过时，磁动势互相抵消，电感呈现极小的阻抗，不会阻碍能量传输。但由于制造工艺不可能完美耦合，总会漏出一小部分电感，这部分漏感就正好充当了前面提到的差模滤波电感。本设计选用 10mH/SQ1918 规格。

压敏电阻选型 (RA6)

压敏电阻是一颗过压保护元件，并联在输入端。当遇到雷击或电网浪涌产生极高的电压尖峰时，它会瞬间导通短路，吸收浪涌能量并可能熔断前级的保险丝，从而保护后级所有昂贵的半导体器件。
正常情况下这个压敏电阻阻值很大，相当于断路，不起作用

压敏电压计算：
压敏电阻的电压值必须大于实际电路能出现的最大峰值电压，一般应用下式进行选择：
- 变量说明：
  - $a := 1.2$：电网电压波动系数（电网电压可能会偏高 20%）。
  - $v := 253 \cdot 1.414$：交流输入最高额定电压的有效值（253V）乘以 1.414（$\sqrt{2}$），换算成交流应用场合下的最大峰值电压。
  - $b := 0.85$：压敏电阻的制造误差参数。
  - $c := 0.9$：元件的老化系数（压敏电阻随时间老化，阈值会降低）。

选型结论：查询相关手册，选用 10D561K 型号压敏电阻，其标称压敏电压范围为 504V~616V，刚好完美包络我们计算出的 561V 目标值。

启动浪涌抑制与继电器控制电路分析

在开关电源上电的瞬间，系统面临着一个极其严峻的物理考验：启动冲击浪涌电流（Inrush Current）。为了保护后级昂贵的电容和半导体器件，必须设计专门的软启动抑制电路。

结合提供的原理图，我们将详细剖析这一由 热敏电阻 (RA1) 和 继电器 (JKA1) 及其控制外围构成的经典保护电路。

继电器的应用

浪涌电流的产生与 RA1 的抑制作用

1. 为什么会有无穷大的启动电流？
在上电的瞬间，高压母线电解电容 CA1 和 CA2 内部完全没有电荷，其两端电压为 0。在电路原理中，电压为 0 的电容在接通瞬间等效于物理短路。
此时，如果没有额外的限流措施，启动的冲击电流大小完全取决于输入电压和线路的寄生阻抗：

$I_{inrush} := \frac{V_{inPeak}}{Z_{line}}$

$I_{inrush}$：上电瞬间的启动浪涌电流【峰值】。
$V_{inPeak}$：交流输入电压的最高峰值（例如 220V 交流电的峰值为 311V）。
$Z_{line}$：线路的总阻抗。如果没有额外元件，这个阻抗极小，仅包含 PCB 铜箔的内阻、整流桥内阻和电感线圈的直流电阻。
由于 $Z_{line}$ 趋近于 0，理论上的启动电流 $I_{inrush}$ 会变得极大（甚至达到上百安培），极易瞬间击穿整流桥或将电容 CA1、CA2 内部直接炸毁。

2. NTC 热敏电阻 (RA1) 的作用与选型
为了限制这个电流，我们在火线（ACL）上串联了一颗负温度系数（NTC）的热敏电阻 RA1。

冷态高阻：在上电瞬间（常温状态），NTC 的阻值很大，能够像一个大电阻一样死死卡住电流，将启动浪涌电流限制在安全范围内。
选型计算：RA1 的阻值选取取决于应用场景对最大启动电流的限制。 $R_{NTC} := \frac{V_{inPeak}}{I_{max}}$ 假设系统要求启动电流被限制在不超过 30A，而 220V 交流输入的峰值 $V_{inPeak}$ 为 311V，那么我们需要的常温阻值为 $R_{NTC} = 311 / 30 \approx 10\Omega$。

继电器 (JKA1) 的旁路机制

热敏电阻虽然能完美解决上电浪涌问题，但带来了一个致命缺陷：如果电源一直满载运行，巨大的工作电流流过 RA1 会产生严重的发热，这不仅极大地拖垮了电源的整机效率，还会导致 RA1 烧毁。即使 NTC 在发热后阻值会降低，但残余阻值依然会导致不可忽视的有功损耗。

因此，引入了继电器 JKA1 进行“过河拆桥”式的旁路（Bypass）操作：

上电初期，继电器处于断开状态，电流被迫全部流经热敏电阻 RA1，完成电容 CA1、CA2 的软启动充电。
当控制板检测到高压母线上的电压（VBUS）已经平稳建立（说明电容充电完毕，短路效应消失），控制系统便会发出指令。
继电器 JKA1 内部触点吸合，将引脚 3 和 4 物理短接。
由于继电器触点的接触电阻几乎为 0（远小于 RA1），主功率电流将全部从继电器内部流过，RA1 被彻底短路旁路，不再发热发功。

继电器底层控制与保护电路深度解析

继电器的线圈无法由单片机（MCU）的 IO 口直接驱动，必须依靠一套包含功率放大与状态保护的外围电路。

1. 三极管驱动 (QA1)
继电器的线圈由 NPN 型三极管 QA1 (SS8050) 控制。

Relay 网络连接到控制板的 MCU。
当母线电压建立后，MCU 输出高电平，通过基极电阻 RA8 使得 QA1 导通。
12V 辅助电源（P12V）经过继电器线圈、再经过 QA1 流向地（PGND）。线圈得电产生磁力，吸合主电路的 3、4 触点。

2. 续流二极管保护 (DA4)
继电器的内部是一个由铜线绕制的电感线圈。电感的物理特性是“电流不能突变，且会储存能量”。

当系统关机或保护动作时，MCU 将 Relay 信号拉低，三极管 QA1 瞬间关断。
此时线圈内的电流失去了通路，为了维持原有的电流，线圈两端会瞬间感应出极高的反向电动势（甚至可达几百伏），这会瞬间击穿脆弱的 QA1。
DA4 (SS210) 并联在线圈两端，充当续流二极管。当 QA1 关断时，DA4 瞬间导通，将线圈中储存的磁场能量引导回 P12V 并在自身管压降和线圈内阻上快速消耗掉，从而完美保护了三极管。

3. 下拉电阻防抖防误触发 (RA89)
这是电路设计中非常考究的一个安全细节。

在设备刚插上电的瞬间，辅助电源可能还没有完全建立，控制板的 MCU 也正处于复位或启动初始化的过程中。此时，MCU 的 Relay 控制引脚是一个未知的浮空电平（比如飘在 1.5V 左右的临界区）。
如果不加电阻 RA89，这个浮空电压会使得 QA1 处于半导通或频繁开关的放大区状态，导致继电器在上电瞬间“咔哒咔哒”地疯狂跳动（Chattering），极易烧毁触点。
RA89 的作用：跨接在基极和地之间，充当强下拉电阻。在辅助电源未就绪或 MCU 管脚悬空时，强制将 QA1 的基极电位牢牢拉到 0V 使得其完全关断。只有当 MCU 启动完毕并输出极其明确的强高电平驱动信号时，继电器才允许动作，保证了控制逻辑的绝对可靠。

PFC 主功率电路与驱动电路深度分析

在现代高频开关电源设计中，PFC（功率因数校正）电路是整个电源系统的“前锋”，不仅需要承受复杂的电网工况，还必须通过精密的控制实现电流波形的重塑。而在数字控制系统中（如基于 TMS320F28034 等 DSP 控制器），驱动电路则是连接弱电控制逻辑与强电功率器件的关键桥梁。

以下将结合原理图，对 PFC 主电路的旁路保护设计、RCD 尖峰吸收网络，以及基于 EG27324 的隔离驱动电路进行逐一拆解。

PFC电路

PFC 主功率电路及关键元器件解析

物理测试接口与放电网络

电流探头接入点 (CNTA1, CNTA2)：这两个端口在正常工作时是物理短接的。在进行闭环调试或硬件在环测试时，可以断开这根连接线，串入高频电流探头（Current Probe）。这样可以精准捕获流经升压电感 LA1 的真实高频电流纹波，用于比对控制算法的跟踪效果。
假负载与泄放电路 (RA4, RA5, RA11, RA12)：这四个串并联的电阻直接跨接在 380V 高压母线（VBUS+ 与 VBUS-）两端。当整机断电停止工作时，母线电容（CA1, CA2）上储存的致命高压能量会通过这些电阻快速转化为热能释放掉，确保维护人员的人身安全。

防浪涌旁路二极管 (DA1)

在主电感 LA1 的输入端和输出端之间，并联了一颗极高耐压的防冲击二极管 DA1 (MUR8100E)。

原理解析：在正常工作状态下，电网 220V 交流电整流后的峰值电压约为 $220\text{V} \cdot \sqrt{2} \approx 311\text{V}$。而 PFC 升压后的输出母线电压为稳定的 380V。此时 $311\text{V} < 380\text{V}$，二极管 DA1 承受反向偏置，完全截止，不参与工作。
异常保护：当电网遭遇雷击或重型设备启停引发极高的脉冲电压尖峰时，LA1 左侧的瞬间峰值将远大于 380V。此时 DA1 瞬间正向导通，将庞大的浪涌电流直接“旁路（Bypass）”到后级的母线大电容（CA1, CA2）中吸收。
选型逻辑：这种浪涌冲击是瞬态的，因此 DA1 的平均电流可以选得很小（如图中选用的 8A），但其抗浪涌冲击电流（$I_{FSM}$）必须极大（可达几十甚至上百安培），同时需要具备极高的反向击穿耐压（通常在 1000V~1200V 级别）。

电流采样与栅极默认下拉

电流取样电阻 (RA13)：由于串联在 MOS 管的源极（S）与地之间，当 MOS 管导通时，主电感 LA1 的电流流经 RA13。根据欧姆定律 $V_{IS} = I_L \cdot RA13$，将庞大的电感电流转化为毫伏级的电压信号供 DSP 的 ADC 采样。
栅极下拉电阻 (RA10)：与前面继电器控制电路的原理类似，为了防止控制器上电初始化期间输出引脚悬空，导致 MOS 管栅极积累静电而误导通，RA10 将栅极（G）强制下拉到地电位（0V）。

RCD 尖峰吸收电路 (DA3, RA3, RA7, CA3, CA4)

虽然 LLC 工作在软开关状态，但 PFC 的 MOS 管通常工作在硬开关模式。

尖峰的产生：当 MOS 管关断瞬间，主电路二极管 DA2 导通，D 点的宏观电位被钳位在 380V。但由于 PCB 走线和器件引脚存在不可避免的寄生电感（$L_p$），这部分漏感能量无处释放，会与 MOS 管的寄生输出电容（$C_{oss}$）发生高频谐振。这会导致 D 点电压在上升沿出现极高的电压尖峰（远超 380V），极易击穿 MOS 管。
RCD 吸收过程：
1. 吸收尖峰：当 D 点电压超过 380V 时，吸收二极管 DA3 (ES2J) 正向导通，寄生电感的能量被转移并储存在电容 CA3、CA4 中，将 D 点尖峰死死钳位。
2. 能量泄放：当 MOS 管下一次导通时，D 点电位降为 0V，DA3 截止。此时储存在 CA3、CA4 中的能量，会平缓地通过电阻 RA3, RA7 流入 380V 母线，被 CA1、CA2 吸收。
电容串联的工程考量：吸收电路的高频充放电极为剧烈，电容容易热击穿。电容损坏失效时的常见表现是物理短路。如果只用一颗电容且发生短路，380V 母线就会直接倒灌。采用 CA3、CA4 两颗串联，即使其中一颗短路，另一颗依然能起到隔直流通交流的作用，极大地提升了系统的可靠性。

驱动电路设计与动态特性分析

控制器（如 TI 28034）的 PWM 输出引脚通常仅能提供 3.3V 的逻辑高电平，且拉电流/灌电流能力极弱（约 10mA 级别）。而驱动功率 MOS 管需要克服极大的米勒平台，通常需要 12V~15V 的驱动电压和 2A~4A 的瞬间充放电电流。因此，必须引入独立的门极驱动芯片。

本设计采用了 EG27324 双路低侧驱动芯片（仅使用其中一路）。

PFC驱动电路

EG27324 引脚功能与选型匹配

结合数据手册，EG27324 的核心特性完美匹配了数字电源的控制需求：
EG27324引脚

电平转换能力：引脚 4 (INB) 前端接入 DSP 的 PWM 信号，芯片能够准确识别 3.3V 的高低逻辑电平；而其引脚 6 (VDD) 接入 12V 辅助电源，引脚 5 (OUTB) 输出的电压摆幅将完全跟随 VDD，达到 12V，满足 MOS 管的完全导通需求。
驱动电流能力：输出拉电流和灌电流可达 2A/2.5A，足以应对大功率 MOS 管的门极电容。
使能与保护引脚 (Pin 8: SD)：SD 为高电平有效的停机引脚。当 DSP 的硬件保护电路（如比较器模块 CMPSS）检测到过流或过压异常时，会立刻向 SD 发送高电平，强制将 OUTA/OUTB 拉低，不受 PWM 信号控制，实现纳秒级的封锁保护。
信号抗干扰 (CA6)：在 PWM 输入端加入了 330pF 的滤波电容。其容值必须选在 pF 级别，仅用于滤除线路上的毛刺干扰。如果容值过大，会将高频方波的边沿滤平，导致逻辑错误。

开关延迟 ($T_r$) 对平均电流采样的影响

在 PFC 的数字控制中，芯片的开关时间特性（尤其是上升时间 $T_r$ 和开通延时 $T_{on}$）对算法采样精度有直接影响。

EG27324开关延迟波形图

控制算法的采样逻辑：为了获取电感电流的平均值，DSP 的硬件 ADC 触发点通常配置在 PWM 计数器达到周期值（PRD）或零点（ZERO）的时刻，这在物理上对应着开关管导通时间的绝对中心点（此时的瞬态电流刚好等于电感平均电流）。
延迟引入的误差：如果驱动芯片的上升时间 $T_r$ 过大，会导致实际施加在 MOS 栅极上的方波相对于 DSP 内部的 PWM 计数器发生了时间偏移（Shift）。这种偏移会使得 ADC 采样点不再严格对齐电流三角波的物理中心。
误差评估：查阅手册可知，EG27324 的延迟在 80ns 左右。假设开关频率为 45kHz，一个完整周期为 $T_s = \frac{1}{45\text{kHz}} \approx 22.4\mu\text{s}$。80ns ($0.08\mu\text{s}$) 占比极小，引起的稳态电流采样误差完全在闭环 PI 调节器的纠偏能力范围之内。

栅极驱动电阻与“快速关断”电路

MOS 管的栅极相当于一个电容，驱动的过程本质上就是对电容进行大电流充放电的过程。

驱动限流电阻 (RA14, RA15)：
当 OUTB 瞬间变为 12V 时，如果导线上没有电阻，瞬态充电电流 $I = \frac{U}{R}$ 将趋近于无穷大，瞬间烧毁驱动芯片内部的图腾柱。
为了将电流限制在 EG27324 的极限 2.5A 以内，理论上需要最小阻抗 $R_{min} = \frac{12\text{V}}{2.5\text{A}} = 4.8\Omega$。本设计采用了两颗 $4.7\Omega$ 贴片电阻组成网络，既起到了限流作用，又调节了开通速度（dV/dt），优化 EMI 表现。
快速关断加速网络 (QA3, SS8550)：
为了降低开关损耗，MOS 管在关断时越快越好。然而，如果仅靠驱动芯片拉低，放电电流必须原路经过 RA14 和 RA15 退回引脚 5，受到限流电阻的阻碍，关断过程会变得拖泥带水。
为此，引入了 PNP 晶体管 QA3 构成无源加速电路：
1. 当 OUTB 输出 0V（关断命令）时，两个限流电阻的中间节点电压为6V。
2. 此时，MOS 管栅极（G_PFC）上仍残留着 12V 的高电压。
3. 对于 QA3（PNP管）而言，其发射极（E）接 12V，基极（B）接低电位6V，发射结正偏（$V_{eb} > 0.7\text{V}$），三极管瞬间进入强饱和导通状态。
4. QA3 的 CE 极直接将 MOS 管的栅极电容短路，电容被短路实现快速的放电，MOS实现了极其干脆的关断动作。

PFC 信号调理电路分析

在开关电源设计中，有一个业界普遍的共识：PFC 电路是“硬件简单，控制复杂”，而 LLC 电路是“硬件复杂，控制简单”。PFC 的控制之所以复杂，是因为它需要同时对输入电压（交流）、母线电压（高压直流）以及电感电流进行高频、高精度的实时采样与闭环计算。

由于主功率电路中的输入输出都是几百伏的高电压，而后级 DSP 控制器（如 TMS320F28034）的 ADC 引脚能识别的电压范围通常被严格限制在 0V~3.3V。因此，控制器绝对不能直接连接主电路，必须通过信号调理电路，将高压、大电流按固定比例转换为适合控制器安全取样的低电压信号。

母线电压转换 (VBUS 采样)

母线电压转换

母线电压（VBUS）正常运行时高达 380V，为了将其送入 DSP，我们使用了多个贴片电阻串联来进行分压降压。

分压比与余量设计

余量考量：为了获得较理想的采样电压值，应当合适选择分压电阻，使得母线电压在达到最大极限值时，信号调理后对应 DSP 采样的电压依然不超过 3.3V，否则会导致 ADC 饱和，造成采样丢失与控制失控。
参数设定：设计时必须留有余量。假设我们定义 3.3V 满量程对应母线绝对极限电压 450V，那么在正常额定工作点（380V）时，采样电压大约为量程的 0.8 倍。经过计算，分压网络在 VBUS 为 380V 时，RA19 左侧节点的电压恰好约为 2.6V（$3.3\text{V} \times 0.8 \approx 2.64\text{V}$）。

RC 低通滤波与无压降传输

RC 滤波原理：电阻 RA19 (1kΩ) 与电容 CA9 (1nF) 构成了一阶 RC 低通滤波器，其核心作用是滤除高频开关噪声干扰，确保进入 ADC 的直流电平平稳纯净。
为什么 RA19 上几乎没有压降？ 很多初学者会疑惑，既然加了 1kΩ 的电阻 RA19，为什么左侧是 2.6V，右侧的 ADC_BUS 依然是 2.6V？这是因为 DSP 的 ADC 输入引脚属于极高阻抗状态（通常在兆欧级别以上）。根据欧姆定律 $U = I \times R$，由于流入 ADC 引脚的电流 $I$ 微乎其微（近乎为 0），电阻 RA19 两端产生的压降也就近乎为 0。因此，电压可以无损耗地传递过去。

输入电压转换 (AC 采样)

输入电压转换

市电输入是正负交变的正弦波交流电，但 DSP 的 ADC 只能采集 0~3.3V 的正电压，无法直接读取负半周信号。

巧妙的差分对地取样

由于整个控制系统的地（PGND）位于整流桥之后的直流端，我们可以利用整流桥的单向导电特性来巧妙采样。
正半周：当输入交流电为正相时（ACL 电位高于 ACN），电流经整流桥流向母线，此时 ACL 对 PGND 的电压表现为实际输入电压的正弦波，而 ACN 被整流桥钳位在 PGND，电压为 0。
负半周：当输入交流电为负相时（ACL 电位低于 ACN），ACN 对 PGND 的电压表现为实际输入电压的正弦波，而 ACL 对 PGND 的电压为 0。

软件重构与分压一致性

硬件上，我们分别设计了两套完全独立但参数对称的分压电路，分别采集 ADC_ACL 和 ADC_ACN。
在 DSP 软件算法中，将 ADC_ACL 减去 ADC_ACN，即可完美还原出完整的正负交流输入电压（数值上与实际输入电压成固定的分压缩小比例）。
工程细节：这里的电阻分压比通常设计得与母线电压（VBUS）的分压比完全一致，这样在软件标幺化计算和占空比前馈推导时，增益系数可以统一，极大地简化了控制代码。

MOS 电流转换与差分放大

MOS电流转换

与几百伏的电压不同，电感电流转化后的电压信号是极小的微弱信号。例如，电感电流 10A 经过 $0.01\Omega$ 的取样电阻后，在 IS 端产生的电压仅仅只有 0.1V。直接将其送入 3.3V 量程的 ADC，分辨率极低，且很容易被环境噪声淹没，因此必须使用差分放大电路将其放大至适合 DSP 采样的电压范围。

放大倍数计算

设计中采用了双通道运放 MC33272ADR2G 的 B 通道 (UA2B) 构建差分放大器。
已知 RA23 与 RA25 相等，RA22 与 RA27 相等，根据经典差分放大公式，该电路的放大增益为： $K = \frac{RA22}{RA23} = \frac{2.2\text{k}\Omega}{100\Omega} = 22$

避免运放“零偏”与偏置电路设计

运放的零偏特性：即使是精密运放，在单电源供电下也存在输入失调，当输入信号接近 0V 时，输出可能会陷入死区或产生非线性失真，无法准确表达 0A 附近的微小电流。
偏置 (OFFSET) 的引入：为了避免这种失真，我们不让放大器的参考地直接接 PGND，而是为其提供一个正向偏置。利用 RA16 和 RA20 对 5V 电源分压，产生一个约 $0.877\text{V}$ 的基础偏压。
同相跟随器 (UA2A)：运放的 A 通道被接成电压跟随器模式，利用其“输入阻抗无穷大、输出阻抗趋近于零”的特性，将这个 0.877V 的基准电压“坚固”地传递给 OFFSET 网络，作为差分放大的“垫底”参考电平。
最终采样结果：假设流经 MOS 的电流为 1A，取样电阻压降为 0.01V，则输出到 ADC 的电压为： $V_{ADC} = 1\text{A} \cdot 0.01\Omega \cdot 22 + 0.877\text{V} = 1.097\text{V}$ 这就意味着，当电流绝对为 0A 时，ADC 读到的并不是 0V，而是 0.877V。只要软件中将 0.877V 设定为电流零点，就能完美避开运放底部的非线性死区。

RC 低通滤波

在放大电路输出端，同样增加了由 RA24 ($330\Omega$) 和 CA10 (1nF) 构成的 RC 低通滤波器。由于电感电流是高频三角波，含有大量的开关毛刺，该滤波器能有效平滑波形，避免后级 DSP 采样受到严重的高频开关噪声干扰。

放大器芯片关键参数解析 (MC33272ADR2G)

在本设计中，运放选用单电源 5V 供电（引脚 8 接 P5V，引脚 4 接地）。为了保证采样的实时性与精度，芯片的几个关键电气特性尤为重要：

放大器芯片
放大器芯片2

输入失调电压 (Input Offset Voltage)：
数据手册显示，该芯片在室温下的典型失调电压仅为 0.1mV。这是一个非常优秀的指标。假设失调电压很大，当取样电阻上的电压低至 0.1mV 级别时，运放本身就会把真实信号和误差混淆，导致轻载或过零点时电流波形发生严重畸变。
压摆率 (Slew Rate, SR)：
压摆率代表了运放输出电压跳变的最快速度，手册标称为 $10\text{V}/\mu\text{s}$（即每微秒能上升 10V）。
如何评估它是否够用？ 我们的 PFC 开关频率为 45kHz，意味着一个完整周期长达 $22.2\mu\text{s}$。电感电流在这个周期内呈三角波缓慢上升和下降，放大后的电压变化幅度最大也就 $3.3\text{V}$ 左右。要在十多微秒内跟随 3V 左右的电压变化，哪怕压摆率只有 $1\text{V}/\mu\text{s}$ 都绰绰有余，因此 $10\text{V}/\mu\text{s}$ 的 SR 保证了对高频电流包络的完美无延迟跟踪。

PFC 控制板接口

PFC控制板接口

所有经过精密调理的低压模拟信号（包括 ADC_BUS、ADC_ACL、ADC_ACN、ADC_IMOS）最终统一汇集至接口座 JA3。而保护驱动与通信信号（如 Relay 继电器控制、PWM1A_DRI 驱动脉冲、SCI 串口收发）则汇集于 JA2。

控制板通过这两个排针接口直接扣在主功率板上，接收经过“提纯”的安全电压信号，并根据算法输出高速 PWM 驱动脉冲，指挥前文分析的驱动电路，从而完成整个 PFC 系统的闭环运作。

LLC 主电路与驱动电路分析

LLC 谐振变换器的主功率电路是实现高效 DC-DC 转换的核心，而其隔离驱动电路则是保障高压侧与低压控制侧安全、精准互动的关键桥梁。本章将结合硬件原理图，对 LLC 的主功率级和基于 SI8233BD 的隔离驱动网络进行深度剖析。

LLC主功率电路

LLC 主功率电路关键元器件解析

谐振网络设计 (CA14, CA15, LA3)

谐振电容的并联处理：前文计算得出的理想谐振电容值为 19.7nF。在实际电路中，使用了 两颗 10nF/630V 的电容（CA14, CA15）并联 来代替单颗电容。这样做的目的是让多颗电容均流，分摊巨大的高频谐振电流，避免单颗电容发热严重而失效。
谐振电感测试端子 (CNTA6, CNTA7)：这两个端子在正常运行时是用导线物理短接的。在研发调试时，可以断开这根线，串入高频霍尔电流探头，从而直观地测量和观察 LLC 谐振电流的真实波形。副边的 CNTA8 和 CNTA9 同理，用于测量变压器副边电流。

副边整流与输出网络 (DA5, DA6, CA18~CA22)

整流二极管：选用的器件型号为 VS-MUR3020WT-N3。虽然图中 DA5 显示为两个二极管的符号，但这实际上是因为该型号器件内部封装了两个共阴极的快恢复二极管，正好完美契合中心抽头全波整流的拓扑结构。
输出滤波电容：系统额定输出电压约为 48V，因此电容耐压值选取了留有余量的 63V 规格。使用多颗 470uF 电容并联（CA18-22, CA57），可以最大程度降低输出电容阵列的等效串联电阻（ESR），有效压制输出电压的开关纹波噪声，同时分摊高频纹波电流，防止电容过热爆炸。
共模抑制电容 (CY4, CY5)：副边的高频整流二极管在极速开关时会产生共模干扰电流。CY4 和 CY5 跨接在输出端与大地之间，为这些高频共模噪声提供了一条流入大地（机壳）的极低阻抗泄放回路。

取样、保护与接地设计

强制下拉电阻 (RA38, RA39, RA44, RA45)：阻值为 10kΩ。它的作用是当系统刚刚插上电、辅助电源还没来得及建立驱动信号时，强制将 MOS 管的栅极（G）电位拉低至 0V，防止 MOS 管因静电或浮空乱序导通而炸机。
谐振电流过流保护 (TA2)：采用匝数比为 300:1 的电流互感器（CT）。当后级电路发生短路异常，导致谐振电流瞬间飙升至（例如 10A）时，互感器副边感应出 $10\text{A} / 300 \approx 33.3\text{mA}$ 的缩小电流。在 CT1 和 CT2 之间并联一个取样电阻，就能将这个按比例缩小的危险电流信号转化为电压信号，送入保护电路触发硬件关断。
输出电流取样 (RA42)：使用 $0.001\Omega$ 的精密检流电阻。假如输出电流为 10A，根据 $U = I \times R$，在 RA42 两端（SC+ 和 SC-）会产生 10mV 的微小压降。后级的信号调理电路会捕捉这个微弱差分电压并将其放大，供 DSP 进行闭环控制和显示。
假负载 (RA40, RA41)：这两个 10kΩ 的电阻跨接在输出端。它们不仅能在电源关机下电后快速消耗掉输出大电容中残留的致命能量，还能确保输出端不会处于绝对空载状态，有利于 LLC 在极轻载条件下的稳压控制。
PGND 与 SGND 的隔离与连接 (RA43)：
- PGND (Primary Ground)：原边地（初级地/强电地）。
- SGND (Secondary Ground)：副边地（次级地/弱电地）。
  原边和副边必须通过主变压器进行电气隔离以保证用电安全。由于 DSP 控制板放置在副边，它可以直接共用副边地（SGND）去安全、精准地采样输出电压和输出电流。图中的 RA43 ($0\Omega$) 代表主输出的地和控制板的弱电地在物理上单点连接共地。

💡 进阶思考：为什么 PFC 有 RCD 尖峰吸收电路，而 LLC 没有？
PFC 电路通常工作在硬开关状态，关断时会产生极高的电压尖峰，必须使用 RCD 吸收。而 LLC 的核心优势就在于它能实现零电压开通（ZVS）。在死区时间内，谐振电流会抽干 MOS 管寄生结电容上的电荷，使其漏源极电压平稳降为 0。因此，大部分情况下 LLC 不需要额外的 RCD 吸收电路（如果为了极致求稳，也可以在 D、S 两极之间并联一个小瓷片电容来辅助吸收）。

💡 深度解惑：为什么必须区分 PGND 和 SGND？两边能不能共用一个地？

在电路图中，我们明确区分了 PGND（Primary Ground，原边地/初级地） 和 SGND（Secondary Ground，副边地/次级地）。这两个地在物理上是被变压器和隔离芯片严格隔开的，绝对不能直接连在一起。主要基于以下三大核心原因：

1. 安规要求与人身绝对安全（最重要的一点）

PGND 的危险性：PGND 是直接与 220V 交流市电以及 380V 高压母线连通的“热地（Hot Ground）”。如果人手触碰到 PGND 或者原边的任何走线，会直接形成对大地的导电回路，发生致命的触电事故。
SGND 的安全性：SGND 是输出端的“冷地（Cold Ground）”，连接着最终的负载设备（也就是用户能接触到的部分）。
如果将 PGND 和 SGND 短接，高压市电就会毫无阻拦地窜入输出端。不仅不符合任何国际安规认证（如 IEC 62368 等），还会使得输出端的 48V 带有对地的几百伏高压，极度危险。

2. 隔绝毁灭性的高频地弹干扰 (Ground Bounce)

原边电路包含了 PFC 和 LLC 的 MOS 管，这些开关管在以几十 kHz 的频率切断和导通高达十几安培的电流，在 PGND 上会产生极其恐怖的高频噪声和电压尖峰（地弹效应）。
控制板的核心是 DSP 芯片，其工作电压只有脆弱的 3.3V，ADC 的采样精度在毫伏级别。如果 DSP 的地与 PGND 连在一起，这种强烈的地噪声会瞬间淹没所有的微小采样信号，导致芯片逻辑死机、复位甚至直接烧毁。通过变压器物理隔离，能确保 SGND 是一个绝对纯净、安静的基准参考点。

3. 控制架构的最优解：为什么把控制板放在 SGND 这边？

虽然原边和副边必须隔离，但我们的大脑（DSP 控制板）必须选择放在其中一边。
放在原边（PGND）的劣势：如果把控制板放在原边，想要精准控制输出电压 $V_{out}$ 和输出电流 $I_{out}$，就必须使用极其昂贵的线性光耦或隔离放大器把副边的模拟信号传回来，这会导致采样精度大幅下降，且环路响应变慢。
放在副边（SGND）的优势：开关电源的核心目的是稳压输出。把控制板放在副边（SGND），DSP 就可以直接、无损、零延迟地对输出电压和电流进行高精度差分取样。而对于原边的控制，DSP 只需要把计算好的数字 PWM 方波，通过隔离驱动芯片（如本文中的 SI8233BD）扔到原边去控制 MOS 管即可。“隔离数字控制信号”远比“隔离模拟采样信号”要简单、便宜且精准得多。

隔离驱动电路 (SI8233BD) 分析

因为 LLC 的 MOS 管位于原边（PGND），而控制板位于副边（SGND），PWM 控制波形必须跨越隔离带。因此，驱动芯片不仅要提供足够的驱动电流，还必须具备高压隔离能力。

本设计选用的是 Silicon Labs 的 SI8233BD-D-IS 隔离型互补双通道驱动 IC。

SI8233BD
SI8233BD隔离

芯片特性与关键参数

原副边高压隔离：芯片内部上下半部分的驱动是物理隔离的。左侧（控制端）接弱电地，右侧（功率端）分成了 GNDA 和 GNDB 两个独立的参考地。原副边设计耐压要求通常在 1500V 以上，而该芯片的绝缘耐压高达 5kV，完全满足安规要求。
驱动能力：提供高达 4.0A 的峰值输出电流，保证大功率 MOS 管能够极速充放电导通。
欠压保护 (UVLO)：当芯片检测到辅助供电电源（如 P12V）的电压下降到 8V 以下时，芯片会自动封锁输出保护。因为如果驱动电压过低，MOS 管就无法完全进入饱和导通区，导通电阻（$R_{DS_on}$）会急剧增大，导致 MOS 管严重发热甚至烧毁。

引脚功能定义

SI8233BD引脚

VIA, VIB：A 路与 B 路的逻辑 PWM 输入端。
VOA, VOB：A 路（上管）与 B 路（下管）的功率驱动输出端。
VDDI / GNDI：左侧控制输入端的 5V 供电电源与地。
VDDA / GNDA：右侧 A 路（高位管）的供电电源与浮地。
VDDB / GNDB：右侧 B 路（低位管）的供电电源与地。
DISABLE：使能控制引脚（类似前文的 SD 端）。当输入高电平（1）时，芯片强行关断输出；本设计中将其永久接地（0），表示驱动器始终处于使能工作状态。
DT (Dead Time, 死区时间)：全桥拓扑最忌讳“直通”（即同一桥臂的上下两个 MOS 管同时导通，导致 380V 母线瞬间对地短路炸机）。DT 引脚通过外接电阻到地，能在芯片硬件底层强制注入死区时间。即便是软件跑飞导致 PWMA 和 PWMB 信号发生重叠，DT 也能在物理层面防范直通事故。

自举驱动原理深度解析

以下半桥（QA4 和 QA6）的驱动电路为例，下管（QA6）的源极直接接地（PGND），用 12V 供电驱动毫无问题。但上管（QA4）的源极悬浮在半桥中点（HS-1），该点的电位是一直在 0V 和 380V 之间疯狂跳变的。

为了让上管开通，栅极（G1）的电压必须比源极（HS-1）高出 12V，也就是说，当 HS-1 为 380V 时，G1 必须达到 392V！然而，我们的辅助电源（P12V）只有绝对的 12V。为了解决这个“凭空拔高”的电压难题，电路中引入了由 自举二极管 (DA7) 和 自举电容 (CA28) 组成的“自举驱动网络”（Bootstrap Circuit）。

LLC驱动电路

自举升压的动态物理过程：

充电阶段（下管导通，上管关断）：
当控制下管（QA6）导通时，半桥中点 HS-1 的电位被强行拉低到 0V。
此时，辅助电源 P12V（12V）的高电位顺着自举二极管 DA7（正向导通），源源不断地流入自举电容 CA28 中。
由于电容的右侧连接在 0V 的 HS-1 上，经过极短的时间，电容 CA28 充满电，其两端形成了稳定的电势差：左侧为 12V，右侧为 0V。在这个阶段，CA28 就像一块被充满了 12V 电量的悬浮小电池。
升压阶段（下管关断，上管导通）：
接下来，下管关闭，上管（QA4）准备导通。
当半桥中点 HS-1 的电位瞬间跃升至 380V 母线电压时，神奇的现象发生了：
因为电容两端的电压差不能突变（电容保留着 12V 的能量），当它的右极板（参考地）被整体抬升到 380V 时，它的左极板电压就会水涨船高，瞬间被抬举到 $380\text{V} + 12\text{V} = 392\text{V}$！
与此同时，这个 392V 的高压会试图倒灌回辅助电源，但此时自举二极管 DA7 承受反向偏压（左边 12V，右边 392V），瞬间截止关断，死死地拦住了电流回流。
驱动阶段：
此时，这块飘在 380V 高空的“悬浮电池（CA28）”，通过驱动芯片 SI8233BD 的内部开关，瞬间将引脚VDDA上的392V 的电压施加在上管的栅极（G1）上。
由于上管源极（S）是 380V，栅极（G1）是 392V，相对驱动电压 $V_{GS} = 392\text{V} - 380\text{V} = 12\text{V}$，完美满足了 MOS 管的开通条件。整个电路就这样通过“自举”的方式，巧妙地利用一个 12V 电源完成了 392V 的高压浮地驱动。

LLC 信号调理电路分析

LLC 谐振变换器的核心控制目标是实现输出电压和输出电流的精准调节。因此，在副边控制架构中，信号调理电路的首要任务是对这两个关键物理量进行采样。

输出电压与输出电流采样

LLC输出电压采样

输出电压采样：采用经典的电阻分压网络（RA70、RA72），将最高 48V 的输出高压按固定比例降压至 3.3V 以内，再经过 RC 低通滤波器（RA71、CA40）滤除高频开关纹波，最终得到平稳的直流电压信号 ADC_VOUT 送入 DSP。

LLC输出电流采样

输出电流采样：通过高精密电流检流电阻将输出电流转换为微弱电压后，送入隔离运放（UA5B）构成的标准差分放大电路进行放大（放大倍数 50 倍）。
运放支撑电容：在运放的 5V 供电引脚（引脚 8）旁边，特意就近放置了一颗支撑滤波电容（CA34），其核心目的是为了保持运放供电的绝对干净，防止电源线上的高频噪声耦合进运放内部干扰电流采样。

输出目标电压调节 (电位器采样)

本设计的电源支持输出电压在 24V 到 48V 之间连续可调。为了实现这一功能，引入了 VADJ 电位器转换采样电路。

LLC输出电位器转换采样

VADJ 电位器：这里的 VADJ 端口连接着一个放置在另外一块控制面板上的可调电阻（电位器）。
控制逻辑：DSP 通过采集 ADC_VADJ 端口的电压值，来获知用户当前设定的目标输出电压。例如，当 DSP 读到该点电压为 1V 时，内部控制环路就将目标输出电压设定为 24V；读到 2V 时，就将目标输出电压设定为 48V。
强滤波设计：值得注意的是，这里的 RC 低通滤波器参数选得比较大。这是因为 ADC_VADJ 是整个电源闭环控制的“基准参考目标”，只有当参考电压足够稳固、没有任何波动时，闭环 PI 控制器才能将输出电压控制得更加精准平滑。

MOS 管与二极管温度采样

MOS 管和输出整流二极管都是系统中的发热大户。为了防止器件因过热而发生热击穿损坏，必须进行实时温度采样以实现过温保护（OTP）。

LLCMOS温度采样

NTC 温度传感器：电路中使用了 RA68 和 RA69 两个 NTC（负温度系数）热敏电阻。它们的阻值会随着温度的升高而迅速下降。在物理结构上，这些传感器被紧紧贴在功率器件所在的散热器上。
参数解析：图中标识的 10K 代表该热敏电阻在标准室温（$25^\circ\text{C}$）下的标称阻值为 $10\text{k}\Omega$。
信号转换：3.3V 经过固定电阻（RA64）与 NTC 电阻分压后，得到的电压点 DC_MOS_T 就会随着温度的变化而实时改变。这里同样配置了较大的滤波电容，以保证采集到的温度数值平稳，防止误触发保护。

💡 进阶思考：为什么 LLC 需要单独做温度保护，而前面的 PFC 电路没有画温度保护？
这是出于工程结构与成本优化的考量。在实际的 PCB 布局和结构设计中，LLC 的 MOS 管和 PFC 的 MOS 管距离非常近，通常紧贴并共用同一块大面积散热器。因此，整个散热器的温度梯度分布相差不大，系统只需要采集一个具有代表性的温度点，就能间接监控 PFC 和 LLC 所有功率器件的热状态。

LLC 谐振电流转电压采样 (过流保护 OCP)

原边谐振电流的采样主要用于硬件级的极速过流保护（OCP）。当后级电路发生短路等严重异常时，谐振电流会瞬间飙升，此时必须立即封锁 PWM 驱动。

LLC谐振电流转电压采样

为什么不用取样电阻，而用电流互感器 (CT)?
因为原边的主功率电路属于高压强电地（PGND），而控制板的采样端口属于弱电地（SGND）。如果直接串联电阻，高压会直接击穿控制板。电流互感器本身就具备天然的磁隔离特性。本设计中，原边谐振导线穿过互感器磁芯（相当于原边只有 1 匝），副边绕制了 300 匝，形成 300:1 的降流变比。
全波整流桥 (DA9~DA12)：
原边流过的是高频正弦交流电，互感器副边感应出的也是交流电流。为了让只能识别单向电压的 DSP ADC 端口进行处理，必须先通过 4 颗二极管构成的整流桥，将交流电翻转成单向的脉动直流（馒头波）。
电流转电压 (RA57)：
电流互感器的副边本质上相当于一个电流源，但 DSP 控制器需要读取的是电压信号。因此，在整流桥的输出端并联了一颗 $100\Omega$ 的取样电阻 RA57，其作用是利用欧姆定律，得到一个与谐振电流成正比的电压信号。旁边的电容 CA35 则用于滤除高频毛刺。
计算实例分析：
假设发生异常，原边谐振电流峰值瞬间达到了 3A 的正弦电流。
经过 300:1 的互感器缩小后，流过 CT1 和 CT2 端口的副边电流为 $3\text{A} / 300 = 10\text{mA}$ 的“馒头波”。
这个 10mA 的电流全部流经 $100\Omega$ 的电阻 RA57，在 OCP 测试点上产生的电压峰值为： $V_{OCP} := 10\text{mA} \cdot 100\Omega = 1\text{V}$ 这个峰值为 1V 的馒头波电压信号送入 DSP 内部的模拟比较器（CMPSS），一旦触发设定的阈值，就会瞬间切断驱动。

控制板接口汇流

PLC控制板接口

所有位于副边、经过上述电路精心“调理、滤波、降压”后的安全模拟电压信号：

ADC_VOUT (输出电压)
ADC_IOUT (输出电流)
ADC_VADJ (电位器目标设定值)
DC_MOS_T (MOS温度)
DC_DIO_T (二极管温度)
OCP (原边谐振过流信号)

最终都会整齐地汇集到 JA6 接口排针上，连同 JA5 上的驱动信号（PWM1A, PWM1B）和通信信号，一起送入扣接在主板上的 DCDC 核心控制板，完成整个 LLC 系统的大闭环神经中枢连接。

通信电路与辅助电源电路分析

在一个完整的交直流转换系统中，PFC（前级）与 LLC（后级）虽然在功率流向上是串联的，但在控制逻辑和物理参考地上却是相互独立的。因此，它们之间需要一套可靠的隔离通信机制与辅助供电系统。

隔离通信电路与状态联动

电源的输入首先经过 PFC，升压后的输出才是全桥 LLC 的输入。如果 PFC 电路还没有正常运行、或者中途发生故障，必须立刻通知 LLC 停止工作，否则 LLC 会因为输入电压异常而炸机。

由于 PFC 控制器位于原边（PGND），而 LLC 控制器位于副边（SGND），两者之间存在几千伏的隔离势垒，因此必须使用光耦隔离来进行通信联动。

SCI 串口通信隔离电路

SCI 的全称是 Serial Communication Interface（串行通信接口），常用于微控制器之间的异步数据传输（如 UART）。

PFC和LLC隔离通信

工作原理（以 PFC 发送为例）：
- 当 PFC 发送端（P_SCI_TXD）输出 3.3V 高电平时，三极管 QA12 基极得电导通。此时 3.3V 电源（P3.3V）的电流流过光耦内部的原边发光二极管，二极管发光。
- 光耦副边的光敏三极管在光照作用下随之导通，将副边的 3.3V 电源（S3.3V）拉向输出端，使得 LLC 接收端（D_SCI_RXD）变为 3.3V 高电平。
- 反之，当发送端输入为 0V 低电平时，三极管 QA12 截止，发光二极管熄灭，副边三极管截止，接收端 D_SCI_RXD 被下拉电阻拉低至 0V。
- 通过这种“电-光-电”的转换，数字信号的电平变化被完美复刻，同时实现了物理上的绝对隔离。

PFC 工作就绪电路 (PFC_OK)

使用 SCI 串口通信发送数据包存在一个致命弊端：通信延迟太大。如果 PFC 突发炸机故障，打包发送故障代码再让 LLC 解析执行，LLC 可能在这几毫秒内就已经因母线电压跌落而连环损毁了。

PFC工作就绪电路

为了解决这个问题，设计了基于纯硬件 IO 口的快速联动机制——PFC_OK 信号。
只有当 PFC 正常启动并平稳运行后，PFC_OK_S 才会持续输出高电平，通过光耦传递给副边，LLC 实时检测到这个高电平才允许开通输出。一旦 PFC 发生任何故障，该引脚瞬间掉电变低，LLC 硬件层会立刻强制关断，反应速度达到微秒级。

状态指示与上位机通信

为了直观地展示电源的当前状态并与外部设备交互，系统设计了指示灯与总线接口：

LED指示灯

设置了三颗 LED 指示灯：红灯（LED_R）代表故障，黄灯（LED_Y）代表待机，绿灯（LED_G）代表正常工作。

CAN通信

控制板上预留了 CAN 通信接口，用于与外部上位机或电池管理系统（BMS）进行高速工业级通信。此外，还引出了 I2C 通信接口，专门用于驱动 OLED 显示屏，这种方式占用的 DSP 管脚极少。

辅助电源电路设计

整个复杂的开关电源不仅需要处理主功率，其内部的“大脑（DSP）”和“肌肉（驱动芯片）”也需要吃饭。这些“饭”就是辅助电源。我们定义了三种不同电压和接地的辅助电源：

P12V (原边 12V)：用于 PFC/LLC 的原边 MOS 驱动供电、输入继电器供电、风扇供电等，参考地为 PGND。
P5V (原边 5V)：用于 PFC 控制系统板、原边运放供电，参考地为 PGND。
S5V (副边 5V)：用于 LLC 控制系统板、副边运放、显示屏供电，参考地为隔离后的 SGND。

母线高压转 12V 直流 (LS10-13B12R3)

LS10芯片使用方式
母线电压转12V

这部分电源的能量直接来源于 380V 的高压直流母线（VBUS+）。
使用了成型的裸板模块 LS10-13B12R3。这是一个交直流两用的宽输入模块，内部集成了复杂的控制与隔离降压电路，外围不需要我们写代码控制。它直接将几百伏的高压安全地降压输出为 12V（最大电流 830mA）。
在输出引脚 5 和 6 之后，增加了由电容和电感（LA4）组成的 CLC 低通滤波器，进一步滤除高频开关噪声，得到纯净的 P12V。

P12V 转 P5V (线性降压)

P12转P5

线性变换器工作原理：电路使用了 AMS1117-5V 线性稳压芯片（LDO）。线性稳压器你可以把它想象成一个“智能的滑动变阻器”。为了把 12V 降到 5V，它会在内部自动产生一个 7V 的压降。这种降压方式极其平滑，没有开关纹波，但缺点是效率低，多余的电压（$7\text{V} \times \text{电流}$）会全部变成热量散发掉。
由于 P12V 和 P5V 都是为原边电路供电的，所以 AMS1117 是非隔离的，输入输出共用同一个地（PGND）。旁边的 DA17 是电源指示灯，亮起代表 P5V 正常产生。

P12V 转 S5V (隔离降压)

P12转S5

如前文所述，副边控制系统决不能和原边高压共地（P 侧是 PGND，S 侧是 SGND），因此必须跨越隔离带。
设计选用了 B1205S-2W 隔离电源模块。它能将原边的 P12V 转换为副边的 5V。“2W”代表其最大输出功率为 2 瓦，“S”代表单路隔离输出。它内部自带了微型的高频隔离变压器，能够承受至少 2kV 的隔离耐压，彻底切断了 PGND 与 SGND 的物理连接，确保控制板的绝对安全。旁边的 DA16 是 S5V 的工作指示灯。

预留 12V 调试接口与风扇接口

预留风扇接口和调试接口

风扇接口：预留引脚利用 P12V 为散热风扇供电，配合防反接二极管 DA18 防止风扇电机反电动势击穿电路。
调试接口的终极意义：在研发阶段调试控制代码或测量弱电信号时，如果每次都要接通 380V 的高压电来产生 P12V 辅助电源，一旦示波器探头短路或者操作失误，不仅设备会炸成灰烬，工程师也会面临生命危险。
预留这个外接调试接口后，工程师可以直接用实验室的安全直流电源输入 12V。此时，所有的控制板、运放、传感器、通信电路都会正常工作（“大脑”开机），而主功率电路上完全没有致命的高压电，极大地方便了安全的闭环调试与信号测量。

控制板和CAN通信等电路分析

电源的PFC部分和LLC部分采用了独立小系统控制板插拔的设计思想，这种模块化设计不仅简化了系统结构，也极大地方便了后续控制器的移植与更改。

本电源设计采用了德州仪器（TI）Piccolo™ 系列的数字DSP芯片：TMS320F28034PNT。

控制器选型原则与核心资源评估

选择数字控制器通常基于两大核心原则：硬件资源和时间（算力）资源。

硬件资源匹配：需要评估开发的电源模块用到了哪些功能，例如ADC采样需要多少路、MOS管需要多少路PWM波、是否需要外部通信模块（SCI/CAN/I2C），以及GPIO口数量是否足够。
- 该芯片内部拥有16路ADC采样通道。在本设计中，实际使用了10路（ADCA0~A4，ADCB0~B4），资源非常充裕。
时间（算力）资源匹配：DSP内部的软件处理（如采样、运算、保护响应）需要消耗一定的指令周期。
- TMS320F28034的最高主频为 60MHz（即1秒钟可以执行6千万个指令周期，数字越大代表DSP运行速度越快）。
- 本设计中PFC设定的开关频率为45kHz，采用单周期控制。这意味着在一个极短的周期（约$22.2\mu\text{s}$）内，DSP必须跑完“采样 -> 环路计算 -> 保护判断 -> 占空比更新”的完整流程，60MHz的主频完全能够满足高频单周期控制的时间要求。

DSP引脚供电与数模隔离设计

控制器硬件上同时处理着两类信号：

数字信号：非0V即3.3V（如PWM波、通信电平、IO翻转），这类信号跳变极快，会产生强烈的电磁干扰。
模拟信号：0~3.3V之间连续变化的电压（如ADC采样），极其脆弱，极易受到干扰。

DSP引脚

为了保证ADC模拟采样不受数字信号的扰动，必须在物理和电气上对电源和地进行严格的隔离。

供电引脚配对与“支撑电容”

从DSP引脚图中可以清晰地看到电源是如何分组供电的：

数字供电对：引脚 VDD 和 VDDIO 接入数字电源 3V3，它们的参考地引脚是 VSS，直接接入数字地 GND/DGND。
模拟供电对：引脚 VDDA 接入模拟电源 A3V3，它的参考地引脚是 VSSA 和 VREFLO，直接接入模拟地 AGND。
支撑电容：为了稳定DSP电源工作，于芯片的每个VDD工作口均增加了 470nF 的滤波电容（又称支撑电容）。这些电容就近提供能量支撑，使得供电平滑、干净、没有毛刺。

$\pi$ 型滤波网络隔离原理

控制板整体由5V供电，首先经过AMS1117-3.3V线性稳压器，将其转换为3.3V的数字电源（3V3）。
为了生成干净的模拟电源（A3V3），电路中引入了 $\pi$型滤波网络（CLC滤波）：

隔离机制：数字电源3V3经过由电容（CB4/CB5）、电感（LB1/LB2）和输出电容（CB3）构成的网络。电感的物理特性是“通直流、阻交流”，电容则是“通交流、阻直流”。当带有高频毛刺的3.3V数字电流行进时，高频噪声被电感死死挡住，残余的毛刺被两端的电容短路泄放回地。经过这道屏障，输出的A3V3就变成了极度纯净的直流电。
画板要求：在画PCB板时，数字地（GND）和模拟地（AGND）必须铺铜隔开，仅在滤波网络下方单点相连，彻底切断数字回流噪声窜入模拟区的路径。

硬件外设与调试/保护功能

模拟DAC功能 (PWM_DAC)

在闭环调试时，工程师需要观察DSP内部的中间变量（如ADCINA0采样进来的2V在软件里是否正确）。虽然可以通过通信发到上位机，但通信有延时且是一帧一帧的，无法用示波器实时观测高频交流波形。

模拟DAC功能

替代方案：F28034并未配有标准DAC数模转换功能，因此设计使用PWM功能来“模拟”DAC。
原理解析：利用PWM4A管脚输出高频方波，经过外部的双极RC低通滤波器（RB23, CB29, RB24, CB30），将其等效转换为直流电。例如，当PWM4A发出50%占空比的高频PWM，经过滤波后，PWM_DAC端会产生1.65V的直流电压。这样就可以通过调整占空比来输出对应的模拟量，方便在示波器上实时观察。

硬件级过流保护 (TZ1触发)

软件代码存在跑飞或响应不及时的风险，必须依赖纯硬件保护。

TZ1解释

内部比较器：ADCA2可配置为内部比较器模式，用以实现LLC的原边过流保护和PFC的电感过流保护。
TZ1动作：正常工作时TZ1为高电平。当模拟输入过大（发生过流事件）时，内部比较器动作，COMP1OUT 信号翻转导致 TZ1 瞬间被拉低。
PWM锁死：一旦TZ1变低，会触发PWM波的硬件事件，PWM波瞬间被锁死，快速关闭输出以保护电路。

标准JTAG烧录口

标准JTAG烧录口
板载标准的14PIN JTAG接口，几乎所有的DSP烧录口均采用此标准形式，负责程序的下载烧录与在线仿真。

端口滤波与插接接口

因为控制板采用插拔形式，ADCA/B等采样端口距离主板采样电路较远，导线容易引入干扰，因此在端口处增加了低通滤波器。

采样滤波

ADC采样滤波：在每一个ADC采样端口均设置有较小的RC低通滤波电路。这里的电容必须连接到纯净的 AGND，与数字地隔断，滤除开关噪声。注意：该滤波RC电路取值不宜过大，否则会造成真实信号的过度失真和延时。

通信滤波

通信滤波：所有的通信IO口（包含SCI串行通信、CAN通信）均设有较小容量的RC滤波电路。这里的电容使用的是数字地 GND (DGND)，与模拟地隔断，保证通信的高低电平干净无高频毛刺。

插针接口：控制器通过两组双排排针（JB2和JB3）与主板相连接。一组为数字相关信号（GPIO、PWM、通信等），另一组为模拟相关信号（ADC采样），这种物理上的模拟数字分隔进一步保证了系统的可靠性。

OLED与CAN通信隔离电路

输出目标电压（24V~48V）有两种控制方式：

VADJ 电位器：在板外接一个可调电阻（旋钮），DSP通过采样 ADC_VADJ 的电压来获知目标设定值。
CAN 通信：利用电脑上的上位机下发控制命令。

OLED

OLED显示屏：选用四线制、具有I2C通信功能的OLED显示屏。I2C通信（SCL时钟线，SDA数据线）可以大大减少控制器的引脚资源占用率。

CAN通信电路

由于CAN通信的另一端通常连接电脑或外部总线，为了保护内部控制板不被外界共模高压击穿，必须使用隔离的CAN通信电路。
完整的隔离CAN电路包含以下部分：

隔离供电芯片 (B0505S-1W)：输入5V输出5V，将LLC的供电隔离出完全独立的 CAN5V 和 CANGND。
隔离CAN芯片 (ISO1050DUB)：左侧连接DSP的TXD/RXD，右侧连接CANH/CANL差分总线，内部实现电气隔离。
匹配电阻 (RC2, $120\Omega$)：并联在CANH和CANL之间，吸收高频通信信号的末端反射。
共模电感 (LC1)：串联在总线上，专门用来滤除通信线上的同向共模干扰噪声。
稳压管保护 (PESD1CAN)：双向TVS稳压管，当总线上出现超过安全电压的静电或浪涌时瞬间雪崩导通，将危险高压钳位接地（CANGND），保护后级隔离芯片不受损坏。